|
| Équité, diversité et inclusion |
| L'Université de Sherbrooke valorise la diversité, l'égalité, l'équité et l'inclusion en emploi au sein de sa communauté et invite toutes les personnes qualifiées à soumettre leur candidature, en particulier les femmes, les membres de minorités visibles et ethniques, les Autochtones et les personnes handicapées relativement au Programme d'accès à l'égalité en emploi (PAEE). Les outils de sélection peuvent être adaptés selon les besoins des personnes handicapées qui en font la demande, et ce, en toute confidentialité. L'Université de Sherbrooke encourage également les personnes de toutes orientations sexuelles et identités de genre à postuler. La priorité devra être accordée aux Canadiennes et Canadiens et aux résidentes permanentes et résidents permanents. Pour en savoir plus sur l'équité, la diversité et l'inclusion à l'UdeS. |
| Contexte |
Ce poste s'inscrit au sein de la Chaire de recherche en intégration hétérogène de micropuces pour le calcul haute performance, dirigée par le Pr Dominique Drouin à l'Université de Sherbrooke. Issue d'un partenariat stratégique de longue date avec IBM Canada (site de Bromont), cette chaire constitue un levier majeur d'innovation en microélectronique.
Soutenue par un investissement de plus de 9 M$ sur 5 années et appuyée par un écosystème unique (UdeS, 3IT, C2MI), elle vise à repousser les limites des technologies d'assemblage de puces pour répondre aux besoins croissants en intelligence artificielle et calcul haute performance.
La personne recrutée contribuera à des projets de recherche appliquée à fort impact, au cœur d'une collaboration étroite entre université et industrie, dans un environnement reconnu comme un pôle d'excellence en microélectronique en Amérique du Nord. |
| Sommaire de la fonction |
Une personne créative et hautement qualifiée est recherchée pour contribuer au développement, à la mise en œuvre et à l'optimisation de procédés avancés d'assemblage microélectronique, incluant notamment le moulage, les architectures die-to-wafer (D2W) et les technologies de pick & place de haute précision.
Pour cet emploi, vous intégrerez le groupe de recherche INPAQT, dirigé par le Pr Dominique Drouin, au sein du 3IT, et évoluerez au Centre de collaboration MiQro Innovation (C2MI), une infrastructure de calibre international dédiée à la microélectronique avancée. Vous collaborerez étroitement avec une équipe de personnes professionnelles, d'ingénieures et ingénieurs et de techniciennes et techniciens, ainsi qu'avec les personnes de l'usine IBM à Bromont.
Dans ce contexte, vous agirez comme personne experte technique et serez responsable de la mise en place, du contrôle et de l'amélioration continue des procédés d'assemblage microélectronique avancé. Vous jouerez un rôle clé dans l'exécution des activités en laboratoire, le développement de procédés robustes, ainsi que dans la caractérisation et l'analyse des performances des systèmes intégrés.
Dans ce rôle, vous mobiliserez votre expertise pour soutenir des activités de recherche appliquée jusqu'à des niveaux proches de la préproduction, tout en contribuant activement à la résolution de défis technologiques liés à l'intégration de puces de nouvelle génération.
Personne dotée d'un fort sens de l'organisation et d'une grande autonomie, vous serez également appelée à coordonner des activités techniques, à encadrer du personnel hautement qualifié (étudiantes et étudiants, stagiaires) et à collaborer étroitement avec les équipes académiques et industrielles afin d'assurer l'avancement efficace des projets. |
| Tâches et responsabilités |
- Développer et optimiser les procédés dédiés au fan-out wafer-level packaging (FOWLP), incluant l'intégration des étapes clés telles que le pick & place de haute précision et les approches die-to-wafer (D2W).
- Développer et maîtriser des procédés de moulage (encapsulation) adaptés aux architectures fan-out, incluant le contrôle des contraintes mécaniques, de la planéité et de la redistribution des interconnexions.
- Mettre en place et optimiser des procédés de collage et de décollage temporaire (temporary bonding/debonding) pour le traitement de wafers amincis et l'intégration avancée.
- Développer et stabiliser des procédés de préparation de surface, nettoyage et activation, essentiels à la qualité des interfaces et à la fiabilité des assemblages.
- Réaliser les caractérisations nécessaires à la validation des procédés (microscopie, profilométrie, inspection optique, mesures électriques, etc.) afin d'en assurer la reproductibilité et la fiabilité.
- Documenter rigoureusement les procédés développés (protocoles, paramètres critiques, plans de maintenance) afin de soutenir leur transfert et leur utilisation par d'autres équipes.
- Superviser et soutenir les travaux d'étudiantes et étudiants et d'autres utilisateurs impliqués dans les activités d'assemblage avancé.
- Effectuer toute autre tâche connexe en soutien aux activités de recherche, développement et transfert technologique.
|
|
| Qualifications |
| Détenir un baccalauréat en génie mécanique, électrique, physique, chimique ou dans un domaine équivalent. |
| Posséder au moins 2 années d'expérience pertinente en procédés d'assemblage, microélectronique ou environnement manufacturier avancé. |
| Exigences |
| Avoir un intérêt marqué pour les technologies d'assemblage avancé, telles que le fan-out wafer-level packaging (FOWLP), le pick & place, le moulage ou l'intégration die-to-wafer (D2W). |
| Avoir une capacité à travailler en laboratoire (salle blanche ou environnement similaire) et à suivre des protocoles techniques rigoureux. |
| Posséder des compétences en caractérisation avancée (analyses structurales, mécaniques et électriques) et une connaissance en métallurgiques et polymères. |
| Avoir une aptitude à communiquer en français et en anglais, tant à l'oral qu'à l'écrit. La connaissance ou la maîtrise de l'anglais est requise, car la personne aur à échanger avec divers organismes ou partenaires de l'étranger. |
| Démontrer de l'autonomie, de la rigueur scientifique et avoir la capacité à travailler en équipe dans un environnement multidisciplinaire. |
| Posséder des connaissances en packaging avancé, procédés d'intégration et technologies d'interconnexions à haute densité. |
|
|
|
|